PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-137443

(43)Date of publication of application: 31.05.1996

(51)Int.CI.

G09G 3/36 G02F 1/133

(21)Application number: 06-275302

GUZF 1/133

(22)Date of filing:

09.11.1994

(71)Applicant : SHARP CORP

(72)Inventor: KUBOTA YASUSHI


KATO KENICHI YONEDA YUTAKA

(54) IMAGE DISPLAY DEVICE

(57) Abstract:

PURPOSE: To suppress a charge/discharge current of a data signal line, to lower an operational voltage of a data signal line driving circuit, to reduce power consumption in an image display device, to lower breakdown strength of components and to reduce the manufacturing cost and operational cost.

CONSTITUTION: The data signal line drive circuits 3, 4 are provided respectively, on both side sides placed opposite to each other of a pixel array 1. Source voltages of individually different levels are applied to the data signal line drive circuits 3, 4 so that every circuit outputs one side video signal. Two adjacent data signal lines SLi, SLi+1 are connected to the data signal line driving circuits 3, 4 by analog switches 8, 9. In a certain display period, the analog switch 8 selects the data signal line SLi, and the analog switch 9 selects the data signal line SLi+1. In the next period, opposite selection are performed.



LEGAL STATUS

[Date of request for examination]

10.07.1998

[Date of sending the examiner's decision of

06.02.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

2001-03660

rejection]

[Date of requesting appeal against examiner's

08.03.2001

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

This Page Blank (uspto)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-137443

(43)公開日 平成8年(1996)5月31日

(51) Int.Cl.6

識別記号

FΙ

技術表示箇所

G 0 9 G 3/36

G 0 2 F 1/133

550

審査請求 未請求 請求項の数13 OL (全 26 頁)

(21)出願番号

特願平6-275302

(71)出願人 000005049

シャープ株式会社

(22)出願日

平成6年(1994)11月9日

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 久保田 靖

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 加藤 憲一

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内

(72)発明者 米田 裕

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 原 謙三

(54) 【発明の名称】 画像表示装置

(57)【要約】

【構成】 画素アレイ1の対向する両辺側にそれぞれデータ信号線駆動回路3・4を設ける。データ信号線駆動回路3・4には、それぞれが一方の極性の映像信号を出力するように個々に異なるレベルの電源電圧を与える。隣接する2本のデータ信号線SLi・SLi+1をアナログスイッチ8・9にてデータ信号線駆動回路3・4に接続する。ある表示期間では、アナログスイッチ8がデータ信号線SLiを選択し、アナログスイッチ9がデータ信号線SLi・を選択し、アナログスイッチ9がデータ信号線SLi+1を選択する。次の表示期間では、逆の選択を行なう。

【効果】 データ信号線SL1.SL11 …の充放電電流を抑え、データ信号線駆動回路3・4の動作電圧を低下させることができる。この結果、画像表示装置の低消費電力化および構成素子の低耐圧化を図ることができ、製造コストおよび動作コストの低減が可能になる。



. **1**

【特許請求の範囲】

【請求項1】マトリクス状に配列されてアクティブマト リクス駆動により表示を行なう複数の画素と、

- 1行の上記画素に接続された走査信号線と、
- 1列の上記画素に接続されたデータ信号線と、

上記走査信号線に走査信号を与える走査信号線駆動回路

2系統設けられてそれぞれが異なる電圧レベルの電源に て駆動され、上記データ信号線の偶数列と奇数列とにそ データ表示期間毎に上記データ信号線の偶数列と奇数列 とに与える映像信号の極性を反転させるデータ信号線駆

偶数列の上記データ信号線に一方の上記データ信号線駆 動回路からの映像信号を与え、奇数列の上記データ信号 線に他方の上記データ信号線駆動回路からの映像信号を 与えるとともに、所定のデータ表示期間毎に上記データ 信号線の偶数列と奇数列とに対応するデータ信号線駆動 回路を入れ替える入替手段とを備えていることを特徴と する画像表示装置。

【請求項2】上記入替手段が、上記データ信号線駆動回 路の1つの出力段に共通して接続されるとともに、対に なる奇数列および偶数列の2本の上記データ信号線に接 続されて映像信号を取り込む2系統のスイッチング素子 を有しており、両スイッチング素子を所定のデータ表示 期間毎に交互に導通させることにより上記データ信号線 駆動回路と上記データ信号線との接続を行なうことを特 徴とする請求項1に記載の画像表示装置。

【請求項3】上記入替手段が、上記データ信号線駆動回 路の1つの出力段に接続されるとともに、映像信号を取 30 号を一旦保持する保持手段と、 り込む第1スイッチング素子と、第1スイッチング素子 に取り込まれた映像信号を2本の上記データ信号線に与 える2系統の第2スイッチング素子とを有しており、第 2スイッチング素子を所定のデータ表示期間毎に交互に 導通させることにより上記データ信号線駆動回路と上記 データ信号線との接続を行なうことを特徴とする請求項 1に記載の画像表示装置。

【請求項4】上記データ信号線駆動回路、上記入替手段 および上記画素に含まれる能動素子の一部または全部 が、絶縁基板上に形成された単結晶シリコン薄膜または 40 多結晶シリコン薄膜上に形成されていることを特徴とす る請求項1ないし3のいずれかに記載の画像表示装置。

【請求項5】上記スイッチング素子または上記第1およ び第2スイッチング素子が、並列に接続された n チャネ ルトランジスタとpチャネルトランジスタとからなるC MOS構成のゲートであることを特徴とする請求項2ま たは3に記載の画像表示装置。

【請求項6】マトリクス状に配列されてアクティブマト リクス駆動により表示を行なう複数の画素と、

1行の上記画素に接続された走査信号線と、

1列の上記画素に接続されたデータ信号線と、

上記走査信号線に走査信号を与える走査信号線駆動回路

2系統設けられてそれぞれが上記データ信号線の偶数列 と奇数列とにそれぞれ異なる極性の映像信号を与えると ともに、所定のデータ表示期間毎に上記データ信号線の 偶数列と奇数列とに与える映像信号の極性を反転させる データ信号線駆動回路と、

異なる電圧レベルの2系統の電源を上記データ信号線駆 れぞれ異なる極性の映像信号を与えるとともに、所定の 10 動回路のそれぞれに所定のデータ表示期間毎に切り替え て接続する接続手段とを備え、

> 上記データ信号線駆動回路および上記画素に含まれる能 動素子の一部または全部が、絶縁基板上に形成された単 結晶シリコン薄膜または多結晶シリコン薄膜上に形成さ れていることを特徴とする画像表示装置。

> 【請求項7】上記接続手段が上記絶縁基板上に形成され ていることを特徴とする請求項6に記載の画像表示装

【請求項8】2系統の上記データ信号線駆動回路が、そ 20 れぞれ一方の極性の映像信号のみをデータ信号線に与え るような電源電圧で駆動されることを特徴とする請求項 1または6に記載の画像表示装置。

【請求項9】上記データ信号線駆動回路が、

映像信号をサンプリングして上記データ信号線に転送す るサンプリング手段を備えていることを特徴とする請求 項1または6に記載の画像表示装置。

【請求項10】上記データ信号線駆動回路が、

映像信号をサンプリングするサンプリング手段と、

上記サンプリング手段によりサンプリングされた映像信

上記保持手段により保持された映像信号を増幅して上記 データ信号線に転送する増幅手段とを備えていることを 特徴とする請求項1または6に記載の画像表示装置。

【請求項11】上記データ信号線駆動回路が、

映像情報を表すディジタル信号をサンプリングするサン プリング手段と、

上記サンプリング手段によりサンプリングされたディジ タル信号に基づいて複数の離散的な電圧の1つを選択し て上記データ信号線に転送する選択手段とを備えている ことを特徴とする請求項1または6に記載の画像表示装)

【請求項12】2系統の上記データ信号線駆動回路が、 ともに画素マトリクスの同一辺側に配置されていること を特徴とする請求項1または6に記載の画像表示装置。

【請求項13】上記各画案が液晶素子を有していること を特徴とする請求項1または6に記載の画像表示装置。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、アクティブマトリクス 50 駆動される液晶表示装置等において、データ信号線駆動 3

回路の低電圧駆動を可能にする画像表示装置に関するも のである。

[0002]

【0003】図23の(a)に示すように、画素アレイ 121においては、多数の走査信号線GL」、GL」・1 \cdots 20 と多数のデータ信号線SL、SL・1 \cdots とが交差する状態で配されており、隣接する2本の走査信号線GL・G Lと隣接する2本のデータ信号線SL・SLとで包囲された部分に画素125が設けられている。このように、画素125 \cdots は、画素アレイ121内でマトリクス状に配列されており、1列当たりに1本のデータ信号線SL が割り当てられ、1行当たりに1本の走査信号線GLが割り当てられている。

【0004】液晶表示装置の場合、各画素125は、図23の(b)に示すように、スイッチング素子としてのトランジスタ126と、液晶容量CLおよび必要に応じて付加される補助容量Csからなる画素容量127とによって構成されている。一般に、アクティブマトリクス型液晶表示装置においては、画素125には表示を安定させるために、液晶容量CLと並行に補助容量Csが付加されている。補助容量は、液晶容量CLやトランジスタ126のリーク電流、トランジスタ126のゲート・ソース間容量等の寄生容量による画素電位の変動、液晶容量CLの表示データ依存性等の影響を最小限に抑えるためのものである。

【0005】トランジスタ126のゲートは、走査信号線GL;に接続されている。また、液晶容量C;および補助容量C。の一方の電極は、トランジスタ126のドレインおよびソースを介してデータ信号線SL;に接続され、液晶容量C。の他方の電極は、液晶セルを挟んで対向電極に接続されている。さらに、補助容量C。の他方の電極は、全画素に共通の図示しない共通電極線(Cson Common構造の場合)、または隣接する走査信号線GL(Cson Gate構造の場合)に接続されている。後者の場合には、走査信号線GL」の寄生容量が増加するた50

め、信号の遅延の増大や信号波形のなまりが生ずるという問題がある。一方、前者の場合には、走査信号線の寄生容量の増加はないが、新たに走査信号線GL」と並行に補助容量線を敷設する必要があるので、開口率が低下するという問題がある。

【0006】多数の走査信号線 GL_{J+1} …は、走査信号線駆動回路122に接続され、多数のデータ信号線 SL_{J+1} …は、データ信号線駆動回路123に接続されている。また、走査信号線駆動回路122およびデータ信号線駆動回路123は、図示しないが、それぞれ異なる電源電圧 $V_{DD} \cdot V_{SS}$ と電源電圧 $V_{CC} \cdot V_{EE}$ とにより駆動されている。

【0007】上記の画像表示装置において、データ信号線駆動回路123は、表示用データ信号を1画素毎に、または1水平走査期間 (1 Hライン) 毎に、データ信号線 SL_1 、 SL_{1+1} …に出力する。また、走査信号線 GL_1 、 GL_{1+1} …がアクティブ状態になるとトランジスタ126が導通状態となり、これによって、データ信号線 SL_1 、 SL_{1+1} …上に送られる表示用データ信号が画素容量127に書き込まれた電荷により表示が維持されることになる。

【0008】このとき、液晶容量CLの劣化を防ぐために交流駆動を行う必要がある。この交流駆動(反転駆動)をフレーム周期で行なうと、信号のフレーム周波数により異なるが、例えば30Hzまたは25Hzのフリッカが目立つ。このため、フレーム反転に加えて、図24の(a)および(b)に示すように、1水平走査期間毎に極性を反転させる、いわゆる「フレーム+ゲートライン反転」駆動、または、図25に示すように、フィールド内で1列毎にデータ信号の極性を反転させるともに1垂直走査期間毎に極性を反転させる、いわゆる「フレーム+ソースライン反転」駆動のいずれかを行なうことが通例になっている。

[0009]

【発明が解決しようとする課題】ところが、液晶表示装置のように交流駆動を行う必要のある画像表示装置においては、表示している内容(情報)が変化しなくても、映像信号をデータ信号線駆動回路123からデータ信号線SLISLII …に定期的に供給し、各画素125…へのデータの書き込みを行う必要がある。したがって、表示に際しては、多大な電流が必要となる。

【0010】また、前述の「フレーム+ゲートライン反転」駆動の場合には、図24の(a)に示すように、データ信号線SL1、SL1+1 …に出力されるデータ信号の極性が各走査信号線GL1、GL1+1 …の選択毎に反転するため、極性の反転に伴うデータ信号線SL1、SL1+1 …の充放電電流による電力消費がかさむ。そのうえ、図24の(b)に示すように、データ信号線駆動回路123の出力電圧範囲を抑えるために対向電極の交流駆動を行なうので、これによっても電力消費がかさむ。このよ

40

うに、「フレーム+ゲートライン反転」駆動を採用した 場合、画像表示装置の電力消費が増大するという問題が ある。

【0011】一方、前述の「フレーム+ソースライン反 転」感動の場合には、図25に示すように、1垂直走査 期間において同極性の信号が書き込まれるので、データ 信号線SLi, SLi+1 …の充放電量が図中斜線部分に示 すように小さくなる。しかも、一般に、近接画素同士の 映像データは比較的似ているため、データ信号線SLi SL:+: …の充放電量がかなり小さくなると期待され 10 る。したがって、データ信号線SL1、SL1+1 …の充放 電電流による電力消費を低減させることができる。

【0012】しかしながら、「フレーム+ソースライン 反伝」駆動では、「フレーム+ゲートライン反転」駆動 において行われている対向電極の交流風動ができないた め、データ信号線の出力電圧筑囲が大きくなる。この結 果、電力消費が増大するとともに、駆励回路の耐圧を上 げる必要が生じてしまう。

【0013】なお、図24および図25において、太い を示し、破線は対向電極への印加電圧波形を示し、斜線 部分はデータ信号線SL1, SL1+1 …の充放電に伴う消 費電流を示している。

【0014】画像表示装置、特に液晶表示装置において は、電力が電圧の二乗に比例することを利用して、デー 夕信号線SL:, SL:+: …に与える電圧の範囲を狭く し、より低い電圧でデータ信号線駆動回路123を駆動 することにより、データ信号線SL:, SL:+: …の消費 電力を抑えることが望ましい。ところが、液晶表示装置 においては反転駆動を行なう必要があるため、上記のよ 30 うな従来の駆動方法によっては、データ信号線駆動回路 123が液晶駆動電圧の2倍(正極信号と負極信号との 和) の範囲の電圧をデータ信号線 S Li, S Li+1 …に与 える必要があり、これが電力消費を増大させることにな

【0015】ところで、近年、この種の画像表示装置 は、携帯型情報端末機器の表示用装置として用いられる 機会が多くなり、屋外での使用が前提となっているもの がある。このため、バッテリ等の小型電源による駆動が 必要になり、低消費電力化が大きな課題となっている。 したがって、上記のような電力消費の増大は、画像表示 装置の携帯化にとって大いに不利となる。

【0016】上記の問題を解決するために、アモルファ スシリコン(a-Si)TFTを用いたアクティブマト リクス型液晶表示装置において、「フレーム+ソースラ イン反転」駆動に加えて、データ線駆動回路の出力範囲 を保ったまま電源電圧を交流的に変化させることによ り、データ線駆動回路を低電圧にて駆動して消費電力の 低減を図る方法が提案されている(Society for Informa tion Display 1993年予稿集 4.3)。 しかしながら、こ 50 夕表示期間毎に交互に導通させることにより上記データ

こで提案された液晶表示装置は、消費電力の低減にある 程度の効果があるとともに、データ線駆励回路の低耐圧 化にも有効であるものの、電源電圧を交流的に変化させ るため、外部電源回路の負荷が重くなるだけでなく、電

源切り替え時にノイズ等が発生して誤動作や表示の乱れ を招くおそれがある。 【0017】本発明は、上記の事情に鑑みてなされたも

のであって、動作マージンを確保しつつ、消費電力をよ り低減するとともに、駆動系および画素アレイを构成す る素子に要求される耐圧を低下させることができる画像 表示装置を提供することを目的としている。

【課題を解決するための手段】本発明の画像表示装置 は、上記の課題を解決するために、次のように前記の各 **韶求項に記载された手段を讃じていることを特徴として** いる。

【0019】 請求項1に記载の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス図動により表 示を行なう複数の画素と、1行の上記画素に接続された 実線はデータ信号線SL1、SL1+1…への印加電圧波形 20 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線取 動回路と、2系統設けられてそれぞれが異なる電圧レベ ルの電源にて感動され、上記データ信号線の偶数列と奇 **数列とにそれぞれ異なる極性の映像信号を与えるととも** に、所定のデータ表示期間毎に上記データ信号線の偶数 列と奇数列とに与える映像信号の極性を反転させるデー 夕信号線駆動回路と、偶数列の上記データ信号線に一方 の上記データ信号線駆動回路からの映像信号を与え、奇 数列の上記データ信号線に他方の上記データ信号線駆動 回路からの映像信号を与えるとともに、所定のデータ表 示期間毎に上記データ信号線の偶数列と奇数列とに対応 するデータ信号線駆動回路を入れ替える入替手段とを備 えている。

> 【0020】請求項2に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に共通して接続 されるとともに、対になる奇数列および偶数列の2本の 上記データ信号線に接続されて映像信号を取り込む2系 統のスイッチング素子を有しており、両スイッチング素 40 子を所定のデータ表示期間毎に交互に導通させることに より上記データ信号線駆動回路と上記データ信号線との 接続を行なうようになっている。

【0021】請求項3に記载の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に接続されると ともに、映像信号を取り込む第1スイッチング素子と、 第1スイッチング素子に取り込まれた映像信号を2本の 上記データ信号線に与える2系統の第2スイッチング表 子とを有しており、第2スイッチング素子を所定のデー

信号線駆動回路と上記データ信号線との接続を行なうよ うになっている。

【0022】請求項4に記載の画像表示装置は、請求項 1ないし3のいずれかに記載の画像表示装置において、 上記データ信号線駆動回路、上記入替手段および上記画 素に含まれる能動素子の一部または全部が、絶縁基板上 に形成された単結晶シリコン薄膜または多結晶シリコン 薄膜上に形成されている。

【0023】請求項5に記載の画像表示装置は、請求項 2または3に記載の画像表示装置において、上記スイッ 10 チング素子または上記第1および第2スイッチング素子 が、並列に接続されたnチャネルトランジスタとpチャ ネルトランジスタとからなるCMOS構成のゲートであ

【0024】請求項6に記載の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス駆動により表 示を行なう複数の画素と、1行の上記画素に接続された 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線駆 動回路と、2系統設けられてそれぞれが上記データ信号 20 線の偶数列と奇数列とにそれぞれ異なる極性の映像信号 を与えるとともに、所定のデータ表示期間毎に上記デー 夕信号線の偶数列と奇数列とに与える映像信号の極性を 反転させるデータ信号線駆動回路と、異なる電圧レベル の2系統の電源を上記データ信号線駆動回路のそれぞれ に所定のデータ表示期間毎に切り替えて接続する接続手 段とを備え、上記データ信号線駆動回路および上記画素 に含まれる能動素子の一部または全部が、絶縁基板上に 形成された単結晶シリコン薄膜または多結晶シリコン薄 膜上に形成されている。

【0025】請求項7に記載の画像表示装置は、請求項 6に記載の画像表示装置において、上記接続手段が上記 絶縁基板上に形成されている。

【0026】請求項8に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、2系統の上 記データ信号線駆動回路が、それぞれ一方の極性の映像 信号のみをデータ信号線に与えるような電源電圧で駆動 されるようになっている。

【0027】請求項9に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、上記データ 信号線駆動回路が、映像信号をサンプリングして上記デ ータ信号線に転送するサンプリング手段を備えている。

【0028】請求項10に記載の画像表示装置は、請求 項1または6に記載の画像表示装置において、上記デー 夕信号線駆動回路が、映像信号をサンプリングするサン プリング手段と、上記サンプリング手段によりサンプリ ングされた映像信号を一旦保持する保持手段と、上記保 持手段により保持された映像信号を増幅して上記データ 信号線に転送する増幅手段とを備えている。

【0029】請求項11に記載の画像表示装置は、請求 50

項1または6に記载の画像表示装置において、上記デー 夕信号線駆動回路が、映像情報を表すディジタル信号を サンプリングするサンプリング手段と、上記サンプリン グ手段によりサンプリングされたディジタル信号に基づ いて複数の離散的な電圧の1つを選択して上記データ信 号線に転送する選択手段とを備えている。

8

【0030】請求項12に記載の画像表示装置は、請求 項1または6に記載の画像表示装置において、2系統の 上記データ信号線駆動回路が、ともに画素マトリクスの 同一辺側に配置されている。

【0031】請求項13に記载の画像表示装置は、請求 項1または6に記載の画像表示装置において、上記各画 素が液晶素子を有している。

[0032]

【作用】請求項1の画像表示装置では、入替手段によ り、上記データ信号線の偶数列と奇数列とには、あるデ 一夕表示期間において、それぞれ異なるデータ信号線取 動回路から映像信号が与えられ、次のデータ表示期間に おいて、それぞれ前のデータ表示期間とは異なるデータ 信号線駆動回路から映像信号が与えられる。また、異な る電源系で駆動される2系統のデータ信号線駆動回路に より、例えば、あるデータ表示期間において、データ信 号線の偶数列には正極の映像信号が与えられ、データ信 号線の奇数列には負極の映像信号が与えられる。そし て、次のデータ表示期間において、データ信号線の偶数 列には負極の映像信号が与えられ、データ信号線の奇数 列には正極の映像信号が与えられる。

【0033】すなわち、上記のように、入替手段による 動作と、データ信号線駆動回路の「フレーム+ソースラ イン反転」駆動とを組み合わせることにより、それぞれ のデータ信号線駆動回路が一方の極性の映像信号のみを 扱えばよくなる。それゆえ、データ信号線駆動回路の駆 動電圧を低下させることができる。

【0034】請求項2の画像表示装置では、データ信号 線駆動回路とデータ信号線との接続時に一方のスイッチ ング素子を導通させるので、映像信号線またはディジタ ルドライバ方式における電源線とデータ信号線との間に は1つのスイッチング素子のみが存在するだけである。 これにより、スイッチング素子の導通時のインピーダン スが小さくなり、映像信号をデータ信号線に容易に与え ることができる。

【0035】請求項3の画像表示装置では、映像信号 が、一旦第1スイッチング素子に取り込まれてから、2 系統の第2スイッチング素子を経てデータ信号線のいず れか一方に与えられる。この構成では、第1スイッチン グ素子の後に、さらに第2スイッチング素子を付加する だけでよい。これにより、入替手段を含む駆動回路の面 積の増大が比較的小さく抑えられ、画像表示装置の面積 の増大を極力抑えることができる。

【0036】請求項4の画像表示装置では、データ信号

30

線駆勁回路、入替手段および画素を构成する能励素子の 一部または全部が、絶縁基板上に形成された単結晶また 半導体基板上に形成された能効素子に比べて耐圧が低く なる傾向にあるが、前述のように、データ信号線圏助回 路の駆励電圧の低下が可能であることから、十分な動作 マージンを確保することができる。

【0037】請求項5の画像表示装置では、CMOS科 成のゲートにおけるnチャネルトランジスタおよびpチ 与えることにより同時に導通する。このとき、低氫位側 の映像信号がnチャネルトランジスタを通過し、高電位 側の映像信号がpチャネルトランジスタを通過する。そ れゆえ、映像信号を低電位倒から高電位側まで、より広 い位囲で再現することができる。

【0038】 請求項6の画像表示装置では、接続手段に より、2系統のデータ信号線駆動回路に、異なる電圧レ ベルの電源が偶数列のデータ信号線と奇数列の信号線に 接続され、所定のデータ表示期間毎にその接続が切り替 えられる。それぞれのデータ線駆動回路は、異なる電源 20 系で駆動されており、かつ、表示期間毎に電源系を切り 替えて駆動される。また、異なる電源系で駆動される2 系統のデータ信号線駆動回路により、例えば、あるデー 夕表示期間において、データ信号線の偶数列には正極の 映像信号が与えられ、データ信号線の奇数列には負極の 映像信号が与えられる。そして、次のデータ表示期間に おいて、データ信号線の偶数列には負極の映像信号が与 えられ、データ信号線の奇数列には正板の映像信号が与 えられる。

【0039】 すなわち、上記のように、接続手段による 30 電源の切替動作と、データ信号線駆動回路の「フレーム +ソースライン反伝」駆動とを組み合わせることによ り、それぞれのデータ信号線駆動回路が一方の極性の映 像信号のみを扱えばよくなる。それゆえ、データ信号線 駆動回路の駆動電圧を低下させることができる。

【0040】また、データ信号線駆動回路および上記画 素に含まれる能動素子の一部または全部が、絶縁基板上 に形成された単結晶シリコン薄膜または多結晶シリコン **薄膜上に形成されていることにより、電源回路の負荷が** 小さくなり、電源切り替えを早く、かつ、容易に行なう 40 ことができる。

【0041】請求項7の画像表示装置では、接続手段が 絶縁基板上に形成されていることにより、接続手段とデ 一夕信号線駆動回路との接続線等が絶縁基板上に組み込 まれることになり、接続手段と外部回路(コントロー ラ、電源等) との外部配線をなくすことができる。した がって、接続手段と外部回路との接続に専用の配線を用 いる必要がなくなり、従来用いられていた外部回路をそ のまま転用することができる。

号線駆励回路がそれぞれ一方の枢性の映像信号のみをデ 一夕信号線に与えるような電源電圧で駆動されるので、

駆勁電圧が必要最低限となり、請求項1または6の画像 表示装置と同様にデータ信号線駆動回路の駆動電圧を低 下させることができる。

10

【0043】 請求項9の画像表示装置では、映像信号 が、サンプリング手段によりサンプリングされて直接デ ータ信号線に転送される。これは、いわゆるパネルサン ブルホールド方式であって、データ信号線1本当たり1 ャネルトランジスタは、それぞれ逆愆性のゲート電圧が 10 系統のサンプリング手段を設けるだけでよい。それゆ え、後段の伝送ゲートやサンプリング手段を制御する回 路の数が少なくなる。

> 【0044】 繭求項10の画像表示装置では、映像信号 が、サンプリング手段によりサンプリングされて、一旦 保持手段に保持された後、増幅手段によりデータ信号線 に転送される。これは、いわゆるドライパサンプルホー ルドであって、データ信号線への映像信号の書込時間が 十分に長い(ほぼ1水平走査期間)。このため、サンプ リング手段を构成するスイッチング素子の駆動力が小さ くてすみ、そのスイッチング素子の大きさを小さくする ことができる。

> 【0045】 請求項11の画像表示装置では、ディジタ ル信号がサンプリング手段によりサンプリングされる。 すると、複数の離散的な電圧の1つが、選択手段によ り、サンプリングされたディジタル信号に基づいて選択 されデータ信号線に転送される。これは、いわゆるディ ジタルドライバ方式であって、多数の電源を必要とする 多階調表示を行なう場合、前述のように一方の極性の映 像信号のみを扱えばよいことから、電源数が半減する。

【0046】請求項12の画像表示装置では、2系統の 上記データ信号線駆動回路が、ともに画素マトリクスの 同一辺側に配置されているので、画像表示装置への信号 の入力を1カ所に集中させて、信号線等の引き回しを短 縮できるとともに、大画面化に伴ってデータ信号線の両 側から同一映像信号を入力する必要がある場合にもこの 樽成を適用することができる。

【0047】請求項13の画像表示装置は、画素が液晶 素子を有するアクティブマトリクス型の液晶表示装置で あり、データ信号線駆動回路の駆動電圧低下による電力 消費の低減に液晶表示装置の持つ低消費電力性という利 点が加わる。

[0048]

【実施例】

〔実施例1〕本発明の第1の実施例について図1ないし 図12に基づいて説明すれば、以下の通りである。

【0049】本実施例に係る画像表示装置は、アクティ プマトリクス駆動方式の液晶表示装置であり、一図1に示 すように、画素アレイ1と、走査信号線駆動回路2と、 データ信号線駆動回路3・4とを備えている。画案アレ 【0042】請求項8の画像表示装置では、両データ信 50 イ1には、多数の走査信号線GL」、GL」・1 …と、多数 のデータ信号線SLi, SLi+1 …とが垂直に交差して配 されている。また、隣接する走査信号線GL・GLと隣 接するデータ信号線SL・SLとで囲まれた領域には、 画素5が1つずつ設けられており、全体で画素5…はマ トリクス状に配列されている。

【0050】画素5は、スイッチング素子6および画素 容量?を有している。スイッチング素子6は、例えばM OS型のFETにより構成されており、ゲートが走査信 号線GL(GL), GL)+1 …)に接続されている。画素 容量7は、図示はしないが、従来の技術の欄で説明した 10 液晶容量(図23(b)参照)と同様に、液晶素子とし ての液晶容量と補助容量とからなっている。すなわち、 画素5は、前述の従来の画像表示装置の画素と同様に構 成され、かつ同様に動作する。

【0051】データ信号線駆動回路3・4は、画案アレ イ1を間においた両側に配置されており、各データ信号 線SL1、SL1+1 …の一端と他端とがそれぞれアナログ スイッチ8…, 9…を介して接続されるようになってい る。また、データ信号線駆動回路3は、正極電圧として Vcci が与えられ、負極電圧としてVeei が与えられる 20 一方、データ信号線駆動回路4は、正極電圧としてV cc2 が与えられ、負極電圧としてVEE2 が与えられてい る。

【0052】上記の電源電圧Vcc1 · VEE1 · VCC2 · V_{EE2} は、 V_{EE2} < V_{CC2} < V_{EE1} < V_{CC1} という大小 関係に設定されている。また、電源電圧Vჺჺェ ・Vဋฐฐ ・Vcc2 ・VEE2 は、液晶の閾値電圧をVr とし、液晶 の飽和電圧をVs とし、前述のスイッチング素子6の閾 値電圧をViaとすると、次式で表される。

 $V_{CCI} = V_S + V_{Ih} + V_{ON}$

 $V_{\text{EEI}} = V_{\text{I}} + V_{\text{Ih}} - V_{\text{OFF}}$

 $V_{cc2} = -V_I + V_{ib} + V_{of}$

 $V_{EE2} = -V_{S} + V_{th} - V_{0FF}$

ただし、上式においてVox 、Vore はそれぞれアナロ グスイッチ8・9のオンマージン、オフマージンであ る。

【0053】データ信号線駆動回路3・4は、「フレー ム+ソースライン反転」駆動法により動作するようにな っている。具体的には、データ信号線駆動回路3は、後 述するサンプリング回路13~15・17等に用いられ 40 るゲート回路への印加電圧(電源電圧)が電源電圧V cci ・VEEI であることにより正極の映像信号を出力す るようになっている。一方、データ信号線駆動回路4 は、同様にゲート回路への印加電圧が電源電圧Vcc2・ V_{E E 2} であることにより負極の映像信号を出力するよう になっている。つまり、データ信号線駆動回路3・4 は、ゲート回路の動作電圧範囲を異ならせることによ り、それぞれ範囲の異なる映像信号を取り込んで、デー

としては、パネルサンプルホールド方式のものに限ら ず、ドライパサンプルホールド方式やディジタルドライ バ方式のものであってもよい。パネルサンプルホールド 方式は、サンプリングした映像信号をデータ信号線SL 1, S L 1+1 …に直接転送し、ドライバサンプルホールド 方式は、サンプリングした映像信号を一旦データ記憶部 に転送した後に増幅器で増幅してデータ信号線に書き込 む。また、ディジタルドライバ方式は、ディジタル映像 信号により複数の離散的な電圧を出力する電源の1つを 選択的にデータ信号線に接続して映像信号を書き込む。

12

【0055】パネルサンプルホールド方式のデータ信号 線駆動回路は、図2に示すように、シフトレジスタ11 と、ラッチ回路12…と、サンプリング回路13…とを 備えている。シフトレジスタ11は、図示しないスター トパルスを、タイミング信号の立ち上がりまたは立ち下 がりに同期してシフトさせてシフトパルスを出力するよ うになっている。サンプリング手段としてのサンプリン グ回路13は、ラッチ回路12を経たシフトパルスに同 期して開閉するスイッチ回路であり、シフトパルスによ り閉じると映像信号をデータ信号線SLi.SLi+i …に 与えるようになっている。

【0056】ドライバサンプルホールド方式のデータ信 号線駆動回路は、図3に示すように、シフトレジスタ1 1と、ラッチ回路12…と、サンプリング回路14…, 15…サンプリング容量C,,,,,…と、ホールド容量C bola…と、増幅器16…とを備えている。

【0057】アナログスイッチからなるサンプリング手 段としてのサンプリング回路14・15は直列に接続さ れており、サンプリング回路14は、ラッチ回路12を 30 経たシフトパルスに同期して開閉し、サンプリング回路 15は、データ転送信号TRFに同期して開閉するよう になっている。

【0058】保持手段としてのサンプリング容量C,,,, は、サンプリング回路14の出力段に設けられており、 サンプリング回路14によりサンプリングされたデータ (映像信号) を蓄えるようになっている。また、保持手 段としてのホールド容量Coolは、サンプリング回路1 5の出力段に設けられており、サンプリング回路15に よりサンプリング容量C...。から転送されたデータ(映 像信号)を蓄えるようになっている。そして、増幅手段 としての増幅器16は、ホールド容量Cboldのさらに後 段に設けられている。

【0059】増幅器16は、図4に示すように、トラン ジスタTR』~TR』と、コンデンサCとを備えてお り、トランジスタTR: ・TR。のゲートには、それぞ れパイアスのための定電圧 Vы・Vы が与えられてい る。この増幅器16は、前段にpチャネルMOSトラン ジスタであるトランジスタTR2 ・TR3 およびnチャ ネルMOSトランジスタであるトランジスタTR4・T 【 $0\ 0\ 5\ 4$ 】また、上記のデータ信号線駆動回路 $3\cdot 4\quad 50\quad R_{\mathfrak s}$ からなる対称形の回路を有するとともに、後段に $\mathbf n$

チャネルMOSトランジスタであるトランジスタTR⁷ によるソースフォロワを有しているパッファアンプであ ス

【0060】ディジタルドライバ方式のデータ信号線駆動回路は、図5に示すように、シフトレジスタ11…と、ラッチ回路12…と、サンプリング回路17…と、ディジタルバッファ18…とを備えている。サンプリング手段としてのサンプリング回路17は、ディジタルの映像信号をラッチ回路12を経たシフトパルスに同期して開閉するようになっている。

【0061】ディジタルパッファ18は、図6に示すように、デコーダ19およびアナログスイッチ20…を有している。デコーダ19は、サンプリング回路17によりサンプリングされたディジタル映像信号の各ピット120 の組み合わせにより120 の選択信号を生成するようになっている。選択手段としてのアナログスイッチ120 …は、デコーダ19からの選択信号により、それぞれ図示しない電圧源から出力される離散的な電圧120 で120 を選択してデータ信号線120 に与えるようになっている。上記の電圧120 で120 は、液晶の透過 120 率(図120 が均等な間隔をおいた120 のレベルをとるように、それぞれのレベルに対応した値に設定されている。

【0062】アナログスイッチ8・9は、データ信号線 駆動回路3・4の出力に対し、隣接する2本のデータ信 号線SL(奇数列)・SL(偶数列)の一方を外部信号 に基づいてフィールド毎に導通・非導通を切り替えるこ とにより選択して接続するようになっている。これらの アナログスイッチ8・9は、常に、互いに異なったデー 夕信号線SLを選択するようになっている。

【0063】また、アナログスイッチ8・9は、具体的には、図7または図10に示すような選択回路26・42の一部となっている。これらのアナログスイッチ8・9は、前述のパネルサンプルホールド方式、ドライバサンプルホールド方式およびディジタルドライバ方式のデータ信号線駆動回路3・4に適用が可能である。

【0064】図7に示すように、入替手段としての選択回路26は、アナログスイッチ8(9)、シフトレジスタ11およびインパータ24・25により構成されている

【0065】アナログスイッチ8(9)は、nチャネルトランジスタ21~23からなっている。第1スイッチング素子としてのnチャネルトランジスタ21は、導通することにより映像信号を取り込むようになっている。第2スイッチング素子としてのnチャネルトランジスタ22・23は、状態がフィールド毎に反転して常に互いに異なるフィールド切替信号FR1・FR2がゲートに与えられて、交互に導通・非導通を繰り返すようになっている。これにより、nチャネルトランジスタ22・23は、フィールド切替信号FR1・FR2に基づいて、

n チャネルトランジスタ 2 1 からの映像信号をデータ信 号線SL」 SL;・・・・・(奇数列)またはデータ信号線S

号線SL1、SL1+2 … (奇致列) またはデータ信号線S L1+1、SL1+3 … (偶数列) の一方に交互に与えるよう

14

になっている。

【0066】インバータ24・25は、直列に接続されており、シフトレジスタ11とともにデータ信号線駆動回路3・4内に設けられている。これらのインパータ24・25は、シフトレジスタ17の出力のファンアウト容量を大きくし、シフトレジスタ11からのシフトパルスを制御信号としてnチャネルトランジスタ21のゲートに与えるようになっている。

【0067】選択回路26は、上記の构成がパネルサンプルホールド方式の回路となっているが、ドライパサンプルホールド方式に適用される場合は、図8の(a)または(b)に示すように、増幅器16の後段にnチャネルトランジスタ21・22・23が設けられる。なお、図8の(b)におけるWE(Vrite Enable)は、書込期間設定信号である。また、選択回路26がディジタルドライバ方式に採用される場合は、図9に示すように、アナログスイッチ20…の後段にnチャネルトランジスタ22・23が設けられる。

【0068】一方、図10に示すように、入替手段としての選択回路42は、パネルサンプルホールド方式の回路を形成し、アナログスイッチ8(9)、シフトレジスタ11およびインバータ34~41により構成されている。

【0069】アナログスイッチ8(9)は、トランスミッションゲートと呼ばれるCMOSトランジスタ31~33からなっている。第1スイッチング素子としてのC30 MOSトランジスタ31は、nチャネルトランジスタ31 aと、pチャネルトランジスタ31 bとが並列接続されてなっており、取り込んだ映像信号を第2スイッチング素子としてのCMOSトランジスタ32・33に与えるようになっている。

【0070】CMOSトランジスタ32は、nチャネルトランジスタ32aのゲートにフィールド切替信号FR, が入力され、pチャネルトランジスタ33bのゲートにフィールド切替信号FR。が入力されている。CMOSトランジスタ33は、nチャネルトランジスタ33a およびpチャネルトランジスタ33bのそれぞれのゲートに入力されるフィールド切替信号FR:・FR:がCMOSトランジスタ32と逆になっている。これにより、CMOSトランジスタ32・33は、異なるタイミングで導通・非導通するようになっている。

【0071】インバータ34~36は、直列に接続されてシフトレジスタ11とともにデータ信号線駆動回路3・4内に設けられている。インバータ37~39とインバータ40・41とは、それぞれインバータ36の出力端子から分岐した経路に設けられている。また、インバータ39の出力端子はnチャネルトランジスタ31aの

ゲートに接続され、インバータ41の出力端子はpチャネルトランジスタ31bのゲートに接続されている。すなわち、nチャネルトランジスタ31aへの信号経路には、偶数のインバータ34~39が設けられる一方、pチャネルトランジスタ31bへの信号経路には、奇数のインバータ34~36・40・41が設けられている。

【0072】上記のインバータ34~41からなる回路は、前述のインバータ24・25と同様の機能を有しているが、さらに、nチャネルトランジスタ31aのゲートとpチャネルトランジスタ31bのゲートとにそれぞ 10 れ逆極性の制御信号(ゲート電圧)を与えるようになっている。これにより、CMOSトランジスタ31は、同時に導通・非導通状態となり、その導通により映像信号が取り込まれる。そして、その映像信号は、フィールド切替信号FR1・FR2に基づいて異なるタイミングで導通するCMOSトランジスタ32・33により、交互にデータ信号線SL1・・SL1・1 に与えられる。

【0073】選択回路42では、CMOSトランジスタ31~33を用いることにより、低電位側の映像信号がnチャネルトランジスタ31a~33aを通過するー 20方、高電位側の映像信号がpチャネルトランジスタ31b~33bを通過するので、低電位側から高電位側まで広い範囲で映像信号を取り込むことができる。これにより、高品位の映像の表示が可能になる。

【0074】また、選択回路26では、映像信号を一旦 nチャネルトランジスタ21で取り込んでから、nチャネルトランジスタ22・23で2系統に振り分けるよう になっているので、データ信号線駆動回路3・4側での アナログスイッチ8・9の制御は、基本的にnチャネルトランジスタ21を制御するだけで行なわれる。映像信 30号の取り込みは、従来の構成においても、nチャネルトランジスタ21のようなスイッチング素子を用いて行な われていたことから、そのような構成に新たにnチャネルトランジスタ22・23を追加するだけで、選択回路26の構成を実現することができる。これは、選択回路42の場合も同様である。

【0075】上記の選択回路26・42およびデータ信号線駆動回路3・4によるフィールド毎の信号極性の切り替えは、次のように行なわれる。例えば、ある表示フィールド(データ表示期間)において、データ信号線SLiはデータ信号線駆動回路3に接続されて正極性のデータが書き込まれ、隣接するデータ信号線SLiはデータ信号線駆動回路4に接続されて負極性のデータが書き込まれる。そして、次の表示フィールドでは、データ信号線SLiはデータ信号線駆動回路4に接続されて負極性のデータが書き込まれ、データ信号線SLiはデータ信号線駆動回路3に接続されて正極性のデータが書き込まれる。

【0076】ただし、上記の構成においては、フィール ド毎の表示位置を合わせるために、何らかの表示位置調 50 整回路(図示せず)が必要である。例えば、データ信号 線駆動回路3の1番目の出力が、表示フレームによって データ信号線SL1 またはデータ信号線SL2 に出力さ れる。したがって、データ信号線駆動回路3の1番目の 出力とデータ信号線駆動回路4の1番目の出力とのタイ ミングは、フレーム毎に前後するようになり、これに合 わせて表示位置を調整する必要がある。

16

【0077】表示位置調整回路としては、例えば、各データ信号線駆動回路3・4内に設けられる1 画素分の遅延回路、データ信号線駆動回路3・4に入力される映像信号を遅延させる外部遅延回路等が挙げられる。また、シフトレジスタ11に与えるクロック信号またはスタートパルスを変更することでも対応が可能である。

【0078】ところで、本画像表示装置における各種のスイッチ素子等には、図11に示すようなシリコン薄膜トランジスタが用いられている。この、シリコン薄膜トランジスタは、多結晶シリコン薄膜トランジスタ(以降、p-Si薄膜トランジスタと称する)であり、絶縁基板としてのガラス基板51上に形成された多結晶シリコン薄膜(以降、p-Si薄膜と称する)52にMIS(Metal Insulator Semiconductor) 電界効果トランジスタが形成される構成になっている。

【0080】シリコン薄膜としては、駆動回路を一体形成できること、低いプロセス温度のために絶縁性基板として安価なガラス基板51を使用できることなどの点で、上記の多結晶シリコン薄膜52が適しているが、これに限らず、単結晶シリコン薄膜や非晶質シリコン薄膜でも同様の効果が期待できる。また、薄膜の材料についても、シリコンに限らず、ゲルマニウムやシリコンとゲルマニウムとの合金あるいは他の化合物半導体(ZnS等)を用いてもよい。

【0081】本実施例では、基本的に「フレーム+ソースライン反転」駆動法を採用している。これにより、データ信号線SLi.SLi+2・・・・については正極性データが 掛き込まれ、データ信号線SLi・5Li+3・・・・・・については負極性データが書き込まれるというように、データの書き込みが交互に行なわれる。したがって、各フィールド期間内で1本のデータ信号線SLiには同一極性のデータが書き込まれることになり、各データ信号線SLiSLi+1・・・に、電源電圧レベルの異なる2個のデータ

10※である。

17

信号線駆動回路3・4によりそれぞれの極性のデータが 供給される。

【0082】このように、本実施例においては、一方の 極性の信号だけの書き込みで表示を行なうので、液晶駆 動電圧以下(正確には、液晶飽和電圧-液晶関値電圧) の範囲の電圧を供給するだけでよく、データ信号線駆動 回路3・4の出力電圧範囲を小さくすることができる。 この点に関し、以下に従来例と本実施例とを比較する。 *

 $2 V_{s} + (V_{0FF} + V_{0F})$

となる。ただし、上式において、

V: :液晶の関値電圧

Vs :液晶の飽和電圧

Via :スイッチング素子6の関値電圧

Vor : スイッチング素子6のオフマージン

Vor : スイッチング素子6のオンマージン

 $V_{5} - V_{7} + (V_{0FF} + V_{0B})$

となる。

【0085】例えば、(1) 式および(2) 式におい て、液晶の閾値電圧を2Vとし、飽和電圧を7Vとする と、従来の駆動方法では14V (Vorr ・Vonをともに 20 1 Vとすれば16 V) の範囲が必要であったが、本実施 例の構成によれば5V(Vorg・Vogをともに1Vとす れば7V) の範囲になる。

【0086】すなわち、図12に示すように、従来例で は、 $-V_s$ から $+V_s$ までの範囲で液晶に電圧を印加す る必要があるため、電圧の振幅が大きくならざるを得な かった。これに対し、本実施例では、正極側で+V₇ か $S+V_s$ までの範囲、負極側で $-V_r$ から $-V_s$ までの 範囲で液晶に電圧を印加するだけでよいので、電圧の振★ *【0083】従来例の駆動方法において、アナログスイ ッチ8・9のON時およびOFF時のそれぞれに必要な データ信号線駆動回路3・4の電源電圧は次式で表され る。

18

OFF時 -V: +V: -V - V - P

ON時 + V3 + V11 + V08

上記の2式により、電源電圧の最大振幅は、

... (1)

【0084】一方、本実施例の駆動方法における電源電 圧は、次式で表される。

OFF時 $V_{T} + V_{1k} - V_{0FF} \quad (=V_{EE1})$

ON時 $V_3 + V_{1b} + V_{0x} = (=V_{0c1})$

上記の2式により、電源電圧の最大振幅は、

... (2)

★幅が従来例に比べて小さくなる。

【0087】ここで、5.6型VGA(480×640 ×RGB)の液晶表示装置において、液晶の閾値電圧を 2 Vとし、飽和電圧を 7 Vと仮定したときのゲートライ ン反転およびソースライン反転での、最悪データ(最も 消費電力が大きくなる画像データ)および階段状データ に対する計算値(2フィールド期間内での充放電電荷 量)を求めた結果を下表に示す。これにより、それぞれ の最悪値を比較すると、ソースライン反転では、ゲート ライン反転の約36%(ゲートライン反転+コモン反転 と比較しても約56%)であることが分かる。

[0088]

【表1】

ゲートライン反転	HIGH一定		HIGH-LON交互		階段状	
	243	μC	156	μC	113	μC
ゲートライン反転+コモン 反転	174	μC	87. 1	μC	41. 4	μC
ソースライン反転	0.51 # C		87. 1	μC	0. 5	1 µ C

【0089】それゆえ、データ信号線駆動回路3・4の 駆動電圧を低下させることができる。この結果、画像表 示装置の消費電力を低減させることができるとともに、 構成素子を低耐圧化することができる。特に、近年開発 が進められているドライバモノリシック構成(画素スイ 40 ッチと駆動回路とを同一基板上に構成したもの) の画像 表示装置(特に、透過型の表示装置)では、駆動回路を 構成する素子も薄膜トランジスタであるので、単結晶基 板上の案子よりも耐圧が低く、上記のような低電圧で駆 動することができる回路を容易に適用することができ る。

【0090】なお、本実施例においては、シフトレジス タ11の1つの出力に対して、1本のデータ信号線SL が対応しているが、カラーのコンピュータ画像を扱う場

きには、シフトレジスタ11の出力1つの出力に対し て、複数本(RGBの場合は3本)のデータ信号線を対 応させてもよい。

【0091】〔実施例2〕本発明の第2の実施例につい て図1、図13ないし図18に基づいて説明すれば、以 下の通りである。なお、本実施例における構成要素で、 前記の第1の実施例における構成要素と同様の機能を有 するものについては、同一の符号を付記してその説明を

【0092】本実施例に係る画像表示装置は、図1に示 すアナログスイッチ8・9として、図13または図16 に示すような構成を採用している。これらのアナログス イッチは、パネルサンプルホールド方式のデータ信号線 駆動回路に適用されるが、ドライバサンブルホールド方 合のように、RGBの信号を同時にサンプリングすると 50 式およびディジタルドライバ方式についても同様に適用

が可能である。

【0093】図13に示すように、入替手段としての選択回路67は、アナログスイッチ8(9)、シフトレジスタ11、NANDゲート $63\cdot64$ およびインバータ $65\cdot66$ により構成されている。

【0094】アナログスイッチ8(9)は、スイッチング素子としてのnチャネルトランジスタ61・62からなっている。また、NANDゲート63・64およびインパータ65・66は、データ信号線駅動回路3・4内に設けられて、シフトレジスタ11から出力されるシフ 10トパルスに基づいてアナログスイッチ8(9)の動作を制御するようになっている。

【0095】NANDゲート63・64の一方の入力端子には、シフトレジスタ11からのシフトパルスが入力されるようになっている。NANDゲート63の他方の入力端子にはフィールド切替信号FR1が入力され、NANDゲート64の他方の入力端子にはフィールド切替信号FR2が入力されるようになっている。インバータ65・66の入力端子は、それぞれNANDゲート63・64の出力端子に接続されている。一方、nチャネルクトランジスタ61・62は、それぞれのゲートにインパータ65・66の出力端子が接続され、ソースに映像信号が入力される。

【0096】上記の構成においては、ゲート回路にてシフトレジスタ11からのシフトパルスとフィールド切替信号 FR_1 ・ FR_2 との論理積(インパータの数によっては論理和)をとることにより、2つのnチャネルトランジスタ61・62の一方のみが導通する。このような導通が交互に行なわれることにより、映像信号が、nチャネルトランジスタ61・62から取り込まれてデータ 30信号線 SL_1 ・ SL_{1+1} に交互に与えられる。

【0097】上記の選択回路67は、上記の構成がパネルサンブルホールド方式の回路となっているが、ドライバサンブルホールド方式に適用される場合は、図14のに示すように、増幅器16の後段にnチャネルトランジスタ22・23が設けられる。これらのnチャネルトランジスタ22・23は、負論理の書込期間設定信号/WEと、負論理のフィールド切替信号/FR: ・/FR2とを入力とするNORゲート68・69によりON/OFFが制御されるようになっている。また、選択回路67がディジタルドライバ方式に採用される場合は、図15に示すように、デコーダ19の1つの出力が2つに別けられて、それぞれがNANDゲート63・64に入力されるようになっている。そして、nチャネルトランジスタ61・62は、アナログスイッチ20を兼ねるように、電源 V_1 ~ V_8 を供給する各電源線に接続されている。

【0098】図16に示すように、入替手段としての選択回路83は、パネルサンプルホールド方式の回路を形成し、アナログスイッチ8(9)、シフトレジスタ1

1、インパータ $73\sim78$ 、NORゲート $79\cdot80$ およびNANDゲート $81\cdot82$ により構成されている。インパータ $73\sim78$ 、NORゲート $79\cdot80$ およびNANDゲート $81\cdot82$ は、データ信号線駆動回路 $3\cdot4$ 内に設けられている。

20

【0099】スイッチング素子としてのCMOSトランジスタ71は、nチャネルトランジスタ71aとpチャネルトランジスタ71bとが並列接続されてなっている。スイッチング素子としてのCMOSトランジスタ72は、nチャネルトランジスタ72aとpチャネルトランジスタ72bとが並列接続されてなっている。

【0100】インバータ73~75は、直列に接続され、インバータ76・77とインバータ78とは、それぞれインバータ75の出力端子から分岐した経路に設けられている。また、インバータ77の出力端子はNORゲート79・80の一方の入力端子に接続され、インバータ78の出力端子はNANDゲート81・82の一方の入力端子に接続されている。さらに、NORゲート80およびNANDゲート81の他方の入力端子にはフィールド切替信号FR:が入力され、NORゲート79およびNANDゲート82の他方の入力端子にはフィールド切替信号FR:が入力されるようになっている。

【0101】CMOSトランジスタ71は、nチャネルトランジスタ71aのゲートにNORゲート79の出力端子が接続され、pチャネルトランジスタ71bのゲートにNANDゲート81の出力端子が接続されている。一方、CMOSトランジスタ72は、nチャネルトランジスタ72aのゲートにNORゲート80の出力端子が接続され、pチャネルトランジスタ72bのゲートにNANDゲート82の出力端子が接続されている。

【0 1 0 2】このような構成により、NORゲート79・80およびNANDゲート81・82が、逆極性となるインバータ77の出力信号およびインバータ78の出力信号と、フィールド切替信号 FR_1 ・ FR_2 とに基づいて、CMOSトランジスタ71・72を交互に導通させる。そして、CMOSトランジスタ71・72により取り込まれた映像信号は、異なるタイミングでフィールド毎に交互にデータ信号線 SL_1 ・ SL_{1+1} に与えられる

【0103】本実施例においても、アナログスイッチ8・9の動作により、隣接するデータ信号線SL:・SL:+1が、第1の実施例と同様にデータ信号線駆動回路3・4にフィールド毎に切り替えられて接続される。

【0104】選択回路67では、nチャネルトランジスタ61・62により直接映像信号を取り込んでいるため、両トランジスタ61・62を個別に制御する必要があり、専用の制御回路を構成する必要があるが、スイッチング素子の数を最小限にすることにより次のような利点を有するようになる。すなわち、映像信号がデータ信 号線SL:・SL:+1 に書き込まれるまでに通過するス

イッチング素子はそれぞれ1つのnチャネルトランジス タ61・62となるので、第1の実施例における選択回 路26・42に比べ、両トランジスタ61・62の導通 時のインピーダンスを小さくすることができる。これ は、選択回路83の場合も同様である。

21

【0105】本実施例では、基本的には「フレーム+ソ ースライン反転! 駆動を採用しているので、第1の実施 例と同様に、電源電圧レベルの異なる2個のデータ信号 線駆動回路3・4でデータ信号線SL1. SL1+1 …に、. それぞれの極性のデータを供給することができる。これ 10 により、データ信号線駆動回路3・4の出力電圧範囲が 小さくなるので、駆動電圧を下げることができ、消費電 力の削減および素子の低耐圧化を図ることが可能にな る。

【0106】なお、図16に示した選択回路83は、ア ナログスイッチ8 (9) の直前にNORゲート79・8 0およびNANDゲート81・82が配置される構成で あるが、その他の入替手段として、図17に示す選択回 路101のように、シフトレジスタ11の直後にNAN Dゲート91・92を配置する構成も考えられる。

【0107】この構成では、NANDゲート91・92 の一方の入力端子にシフトレジスタ11からのシフトパ ルスが入力され、NANDゲート91・92の他方の入 力端子にそれぞれフィールド切替信号FR1・FR2が 入力されるようになっている。そして、NANDゲート 91・92の後段には、ともに途中で分岐するインバー タ93~99によりCMOSトランジスタ100・10 0を制御するようになっている。

【0108】また、図18に示す選択回路103(入替 手段)のように、別系統のシフトレジスタ11'・1 30 ールドとは逆極性のデータが書き込まれる。 1'を設ける構成であってもよい。この構成では、NA NDゲート91・92の代わりにインバータ102・1 02を設け、アナログスイッチ8(9)にて切り離され るデータ信号線SLの側のシフトレジスタ11'に、タ イミング信号あるいはスタートパルスを入力しないよう にすれば、フィールド切替信号FR: ・FR2 が不要に

【0109】なお、本実施例の画像表示装置において も、フィールド毎の表示位置を合わせるために、表示位 置調整回路が必要である。

【0110】〔実施例3〕本発明の第3の実施例につい て図19に基づいて説明すれば、以下の通りである。な お、本実施例における構成要素で、前記の第1の実施例 における構成要素と同様の機能を有するものについて は、同一の符号を付記してその説明を省略する。

【0111】本実施例に係る画像表示装置は、図19に 示すように、画素アレイ1と、走査信号線駆動回路2 と、データ信号線駆動回路3・4と、電源切替回路11 1とを備えている。

回路111を介して与えられる電源電圧 Vcc: ・ Veri および電源電圧Vcc2 ・Vzzz により動作するようにな っている。また、データ信号線駆動回路3・4は、絶縁 基板 (ガラス基板) 上に形成された薄膜トランジスタ (図11参照) によって構成されている。なお、データ 信号線駆動回路3・4は、前述のパネルサンプルホール ド方式、ドライバサンブルホールド方式、またはディジ タルドライバ方式のいずれであってもよい。

【0113】電源切替回路111は、フィールド毎に切 り替わる外部信号(図示せず)により、電源電圧Vcci · Vzzz と電源電圧 Vcc2 · Vzzz とを交互に切り替え て出力するようになっている。また、電源切替回路11 1は、画素アレイ1と駆動回路とが同一基板上に一体的 に形成された画像表示モジュールに内蔵されている。こ れにより、そのモジュールへ入力される信号線・電源線 の数が削減されるので、インターフェイスの簡素化やシ ステムの小型化が可能になる。勿論、電源切替回路11 1 が上記のモジュールの外部に設けられてる構成であっ ても、本画像表示装置本来の機能を損なうことはない。 20 【0114】上記の構成にて表示を行なう際、例えば、 ある表示フィールドにおいて、あるデータ信号線SL は、データ信号線駆動回路3に接続されて正極性のデー タが書き込まれ、隣接するデータ信号線S Li+i はデー 夕信号線駆動回路4に接続されて負極性のデータが書き 込まれる。そして、次の表示フィールドでは、データ信 号線駆動回路3・4の電源電圧が電源切替回路111に

【0115】本実施例では、基本的に「フレーム+ソー スライン反転」駆動を採用しているので、第1の実施例 と同様に、電源電圧レベルの異なる2個のデータ信号線 駆動回路3・4で、データ信号線SLi, SLi+1 …にそ れぞれの極性のデータを供給することができる。これに より、データ信号線駆動回路3・4の出力電圧範囲が小 さくなり、消費電力の低減および案子の低耐圧化を図る ことが可能になる。

より切り替えられると、これに伴ってタイミング信号お

よび映像信号のレベルも切り替えられる。これにより、

それぞれのデータ信号線SL」・SL」・1、前のフィ

【0116】また、本実施例におけるデータ信号線駆動 40 回路3・4は、絶縁基板上に形成された薄膜トランジス 夕によって構成されているので、対基板容量がなく負荷 が小さい。一般のICでは、基板と配線電極との間に寄 生容量が介在し、電源電圧の切り換え時に接地電位を変 更すると、その寄生容量のために瞬時に大電流が流れ、 切替動作にとって大きな負担となる。したがって、上記 のように対基板容量がないことにより、電源電圧の切り 替えを高速に行うことができるだけでなく、、電源電圧の 切り替えに伴う雑音を低減することができる。

【0117】なお、本実施例では、データ信号線SLの 【0112】データ信号線駆動回路3・4は、電源切替 50 接統が固定であるため、前記の第1および第2の実施例 で必要であった表示位置調整回路が不要となる。

【0118】 〔実施例4〕 本発明の第4の実施例につい て図20および図21に基づいて説明すれば、以下の通 りである。なお、本実施例における構成要素で、前記の 第1および第3の実施例における構成要素と同様の機能 を有するものについては、同一の符号を付記してその説 明を省略する。

【0119】本実施例に係る画像表示装置は、図20に 示すように、画素アレイ1と、走査信号線駆動回路2 と、データ信号線駆動回路3・4とを備えており、基本 10 的に第1の実施例における画像表示装置の構成と同様で ある。ただし、本画像表示装置においては、データ信号 線駆動回路4が画素アレイ1に対しデータ信号線駆動回 路3と同じ側に設けられている点が第1の実施例の構成 と異なる。また、アナログスイッチ9も、これに伴って データ信号線駆動回路3側に配置される。

【0120】一方、本実施例に係る他の画像表示装置 は、図21に示すように、画素アレイ1と、走査信号線 駆動回路2と、データ信号線駆動回路3・4と、電源切 替回路111とを備えており、基本的に第3の実施例に 20 おける画像表示装置の構成と同様である。ただし、本画 像表示装置でも、データ信号線駆動回路4が画素アレイ 1に対しデータ信号線駆動回路3と同じ側に設けられて いる点が第3の実施例の構成と異なる。

【0121】上記の両画像表示装置では、異なる電源電 圧で動作するデータ信号線駆動回路3・4が、隣接して 配置されるか、または場合によっては入り組んで配置さ れることになる。これに対しては、データ信号線駆動回 路3・4が基板やウェルのない薄膜トランジスタで構成 されることにより、上記の配置を容易に実現することが 30 できる。

【0122】このように、2つのデータ信号線駆動回路 3・4を、画素アレイ1の同一辺側に配置することによ り、信号供給源となる回路(図示せず)からデータ信号 線駆動回路3・4までの信号線の引回しをほぼ等しくす ることができ、両駆動回路3・4への信号の伝送にずれ が生じるといった不都合を解消することができる。ま た、画素表示装置を大画面化する際の信号遅延やデータ 信号線駆動回路3・4の駆動力不足を補うために、デー 夕信号線SL1・SL1+1 の両側からデータ信号を入力 40 する必要があるが、画素アレイ1のもう片側に上記と同 様に2つのデータ信号線駆動回路3・4すれば、この場 合でも、データ信号線駆動回路3・4による駆動が可能 になる。

【0123】以上のように、消費電力を低減する技術、 および駆動電圧を低くする技術について例を挙げて述べ たが、その構成は基本的なものであり、上記の第1ない し第4の実施例を必要に応じて変更または組み合わせて 用いても何ら差し支えない。また、上記の各実施例で は、アクティブマトリクス型の液晶表示装置について述 50 第1スイッチング案子に取り込まれた映像信号を2本の

べたが、これに限らず、アクティブマトリクス駆動方式 であれば他の表示装置にも適用が可能である。他の表示 装置としては、例えば、プラズマディスプレイ、LED ディスプレイ、ELディスプレイ等が挙げられる。

24

[0124]

【発明の効果】以上のように、請求項1に記載の画像表 示装置は、マトリクス状に配列されてアクティブマトリ クス駆動により表示を行なう複数の画素と、1行の上記 画素に接続された走査信号線と、1列の上記画素に接続 されたデータ信号線と、上記走査信号線に走査信号を与 える走査信号線駆動回路と、2系統設けられてそれぞれ が異なる電圧レベルの電源にて駆動され、上記データ信 号線の偶数列と奇数列とにそれぞれ異なる極性の映像信 号を与えるとともに、所定のデータ表示期間毎に上記デ 一夕信号線の偶数列と奇数列とに与える映像信号の極性 を反転させるデータ信号線駆動回路と、偶数列の上記デ ータ信号線に一方の上記データ信号線駆動回路からの映 像信号を与え、奇数列の上記データ信号線に他方の上記 データ信号線駆動回路からの映像信号を与えるととも に、所定のデータ表示期間毎に上記データ信号線の偶数 列と奇数列とに対応するデータ信号線駆動回路を入れ替 える入替手段とを備えている。

【0125】これにより、1フィールド期間中、データ 信号線の電位を同極性に保つことができ、データ信号線 の充放電電流を抑制して画像表示を行なうことが可能に なる。また、データ信号線駆動回路を分割し、それぞれ が別電源で駆動されるので、それぞれの電源電圧を下げ ることができるとともに、構成素子の耐圧に対する条件 を緩和することができる。したがって、駆動回路の消費 電力を低減させることができるという効果を奏する。

【0126】請求項2に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に共通して接続 されるとともに、対になる奇数列および偶数列の2本の 上記データ信号線に接続されて映像信号を取り込む2系 統のスイッチング素子を有しており、両スイッチング素 子を所定のデータ表示期間毎に交互に導通させることに より上記データ信号線駆動回路と上記データ信号線との 接続を行なうようになっている。

【0127】これにより、映像信号線または電源線とデ ータ信号線との間には1つのスイッチング素子のみが存 在するだけであり、スイッチング素子の導通時のインピ ーダンスが小さくなる。したがって、映像信号のデータ 信号線への書き込みを容易に行なうことができるという 効果を奏する。

【0128】請求項3に記載の画像表示装置は、請求項 1に記載の画像表示装置において、上記入替手段が、上 記データ信号線駆動回路の1つの出力段に接続されると ともに、映像信号を取り込む第1スイッチング衆子と、

25

上記データ信号線に与える2系統の第2スイッチング素 子とを有しており、第2スイッチング案子を所定のデー 夕表示期間毎に交互に導通させることにより上記データ 信号線駆励回路と上記データ信号線との接続を行なうよ うになっている。

【0129】これにより、従来の构成でも映像信号の取 り込みに用いられていた第1スイッチング案子の後に、 さらに第2スイッチング素子を付加するだけで入替手段 としての機能を実現することができ、各画素の面積の増 大が比较的小さく抑えられる。したがって、画像表示装 10 置の面積の増大を松力抑えることができるというという 効果を奏する。

【0130】 韵求項4に記録の画像表示装置は、 韵求項 1ないし3のいずれかに記憶の画像表示装置において、 上記データ信号線図動回路、上記入替手段および上記画 素に含まれる能動素子の一部または全部が、絶録基板上 に形成された単結晶シリコン薄膜または多結晶シリコン **薄膜上に形成されている梢成である。**

【0131】これにより、上配の能励素子の耐圧が従来 の半導体基板上に形成された能動素子の耐圧に比べて低 20 くなる傾向にあるが、上記のように、データ信号線駆動 回路を低電圧で駆動できるので、十分な励作マージンを 確保することができるという効果を奏する。

【0132】請求項5に記载の画像表示装置は、請求項 2または3に記載の画像表示装置において、上記スイッ チング素子または上記第1および第2スイッチング素子 が、並列に接続されたnチャネルトランジスタとpチャ ネルトランジスタとからなるCMOS構成のゲートであ るので、低電位側の映像信号がnチャネルトランジスタ 夕を通過する。したがって、映像信号を低電位側から高 電位側まで、より広い範囲で再現することができ、高品 位の映像を再現することができるという効果を奏する。

【0133】請求項6に記載の画像表示装置は、マトリ クス状に配列されてアクティブマトリクス駆動により表 示を行なう複数の画素と、1行の上記画素に接続された 走査信号線と、1列の上記画素に接続されたデータ信号 線と、上記走査信号線に走査信号を与える走査信号線駆 動回路と、2系統設けられてそれぞれが上記データ信号 線の偶数列と奇数列とにそれぞれ異なる極性の映像信号 40 を与えるとともに、所定のデータ表示期間毎に上記デー 夕信号線の偶数列と奇数列とに与える映像信号の極性を 反転させるデータ信号線駆動回路と、異なる電圧レベル の2系統の電源を上記データ信号線駆動回路のそれぞれ に所定のデータ表示期間毎に切り替えて接続する接続手 段とを備え、上記データ信号線駆動回路および上記画素 に含まれる能動素子の一部または全部が、絶縁基板上に 形成された単結晶シリコン薄膜または多結晶シリコン薄 膜上に形成されている構成である。

【0~1~3~4】これにより、それぞれのデータ線駆動回路 50 で、データ信号線への映像信号の書込時間を十分に長く

に電源系が切り替えられるとともに、「フレーム+ソー スライン反伝」駆動が組み合わされて行なわれるので、 それぞれのデータ信号線駆励回路は、一方の極性の映像 信号のみを扱えばよくなり、データ信号線駆励回路の風 **動電圧を低下させることができる。また、データ信号線** 原助回路および上記画案に含まれる能励素子の一部また は全部が、絶縁基板上に形成された単結晶シリコン乾腺

26

は、異なる電源系で駆動されており、かつ、表示期間毎

または多結晶シリコン靫膜上に形成されていることによ り、電源回路の負荷が小さくなり、電源切り替えを早 く、かつ、容易に行なうことができる。したがって、風 助回路の消費電力を低減させることができるという効果 を寒する。

【0135】 翻求項7に記载の画像表示装置は、翻求項 6 に記载の画像表示装置において、上記接続手段が上記 絶録基板上に形成されているので、接続手段とデータ信 号線駆励回路との接続線等が絶録基板上に組み込まれる ことになり、接続手段と外部回路(コントローラ、電源 等)との外部配線をなくすことができ、接続手段と外部 回路との接続に専用の配線を用いる必要がなくなる。し たがって、従来用いられていた外部回路をそのまま転用 することができ、製造工程の複雑化を回避することがで きるという効果を奏する。

【0136】請求項8に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、それぞれ一 方の極性の映像信号のみをデータ信号線に与えるような 電源電圧で駆動されるので、駆動電圧が必要最低限とな り、請求項1または6の画像表示装置と同様にデータ信 号線駆動回路の駆動電圧を低下させることができる。し を通過し、高電位側の映像信号がpチャネルトランジス 30 たがって、簡単な構成で画像表示装置の駆動回路の低消 費電力化および低耐圧化を図ることができるという効果

> 【0137】請求項9に記載の画像表示装置は、請求項 1または6に記載の画像表示装置において、映像信号を サンプリングして上記データ信号線に転送するサンプリ ング手段を備えている構成であるので、映像信号がサン プリングされて直接データ信号線に転送される。これに より、データ信号線1本当たり1系統のサンプリング手 段を設けるだけでよくなり、後段の転送ゲートや上記サ ンプリング手段を制御する回路の数を少なくすることが できる。したがって、部品点数の削減を図ることができ るという効果を奏する。

> 【0138】請求項10に記载の画像表示装置は、請求 項1または6に記載の画像表示装置において、上記デー 夕信号線駆動回路が、映像信号をサンプリングするサン プリング手段と、上記サンプリング手段によりサンプリ ングされた映像信号を一旦保持する保持手段と、上記保 持手段により保持された映像信号を増幅して上記データ 信号線に転送する増幅手段とを備えている構成であるの

(ほぼ1水平走査期間)確保することができる。したがって、サンプリング手段を構成するスイッチング素子を小さくすることができ、データ信号線駆動回路の規模の縮小化を図ることができるという効果を奏する。

【0139】請求項11に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、上記データ信号線駆動回路が、映像情報を表すディジタル信号をサンプリングするサンプリング手段と、上記サンプリング手段によりサンプリングされたディジタル信号に基づいて複数の離散的な電圧の1つを選択して上記データ信 10号線に転送する選択手段とを備えている構成であるので、多数の電源を必要とする多階調表示を行なう場合、前述のように一方の極性の映像信号のみを扱えばよいことから、電源数が半減する。したがって、電源の規模の縮小化を図ることができるという効果を奏する。

【0140】請求項12に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、2系統の上記データ信号線駆動回路が、ともに画素マトリクスの同一辺側に配置されているので、画像表示装置への信号の入力を1カ所に集中させることができる。これにより、信号線等の引き回しを短縮できるとともに、大画面化に伴ってデータ信号線の両側から同一映像信号を入力する必要がある場合にも、画素マトリクスの他辺側に2系統のデータ信号線駆動回路を設けることで、2系統のデータ信号線駆動回路による駆動を行なうことができる。したがって、大画面化に容易に対応することができるという効果を奏する。

【0141】請求項13に記載の画像表示装置は、請求項1または6に記載の画像表示装置において、上記各画素が液晶素子を有している。すなわち、この画像表示装 30 置は、アクティブマトリクス型の液晶表示装置であり、液晶表示装置の持つ低消費電力性という利点がより発揮できる。したがって、液晶表示装置の低消費電力化をより進めることができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1および第2の実施例に係る画像表示装置の要部の構成を示すプロック図である。

【図2】図1の画像表示装置におけるパネルサンプルホールド方式のデータ信号線駆動回路の構成を示すプロック図である。

【図3】図1の画像表示装置におけるドライバサンプルホールド方式のデータ信号線駆動回路の構成を示すプロック図である。

【図4】図3のデータ信号線駆動回路における増幅器の構成を示す回路図である。

【図5】図1の画像表示装置におけるディジタルドライ パ方式のデータ信号線駆動回路の構成を示すプロック図 である。

【図6】図5のデータ信号線駆動回路におけるディジタルバッファの構成を示すプロック図である。

【図7】本発明の第1の実施例に係る画像表示装置におけるパネルサンプルホールド方式に適用された選択回路の構成を示す回路図である。

28

【図8】図7の選択回路と同形式の選択回路であってドライバサンプルホールド方式に適用された2つの構成例を示す回路図である。

【図9】図7の選択回路と同形式の選択回路であってディジタルドライバ方式に適用さ<u>れた</u>構成を示す回路図である。

10 【図10】本発明の第1の実施例に係る画像表示装置における他の選択回路の構成を示す図である。

【図11】図1の画像表示装置におけるスイッチング素子および駆動回路を構成する薄膜トランジスタの構造を示す縦筋面図である。

【図12】液晶印加電圧と液晶透過率との関係を示すグラフである。

【図13】本発明の第2の実施例に係る画像表示装置における第1の選択回路であってパネルサンプルホールド方式に適用された構成例を示す回路図である。

0 【図14】上記第1の選択回路であってドライバサンプルホールド方式に適用された構成例を示す回路図である。

【図15】上記第1の選択回路であってディジタルドライバ方式に適用された構成例を示す回路図である。

【図16】本発明の第2の実施例に係る画像表示装置における第2の選択回路の構成を示す回路図である。

【図17】本発明の第2の実施例に係る画像表示装置に おける第3の選択回路の構成を示す回路図である。

【図18】本発明の第2の実施例に係る画像表示装置に おける第4の選択回路の構成を示す回路図である。

【図19】本発明の第3の実施例に係る画像表示装置の 要部の構成を示すプロック図である。

【図20】本発明の第4の実施例に係る画像表示装置の 要部の構成を示すプロック図である。

【図21】本発明の第4の実施例に係る他の画像表示装置の要部の構成を示すプロック図である。

【図22】従来の液晶表示装置の概略構成を示すプロッ ク図である。

【図23】図22の液晶表示装置における画素アレイの 40 構成を示すプロック図および画素の構成を示す回路図で ある。

【図24】従来の液晶表示装置における「フレーム+ゲートライン反転」駆動のデータ信号線の印加電圧等を示す波形図および「フレーム+ゲートライン反転」駆動で対向電極を交流駆動した場合のデータ信号線信号の印加電圧等を示す波形図である。

【図25】従来の液晶表示装置における「フレーム+ソースライン反転」駆動のデータ信号線の印加電圧等を示す波形図である。


50 【符号の説明】

(16)


特開平8-137443

1 画素アレイ 5 1 ガラス基板 (絶録基板) 2 走査信号線駆動回路 5 2 多結晶シリコン薄膜 3 • 4 データ信号線駆動回路 61 . 62 nチャネルトランジスタ(スイッチング 5 素画 素子) 8 . 9 アナログスイッチ 6 7 選択回路 (入替手段) サンプリング回路(サンプリング手段) 13 71 . 72 CMOSトランジスタ(スイッチング素 14.15 サンプリング回路 (サンプリング手段) 子) 16 增幅器(增幅手段) 83 選択回路 (入替手段) 17 サンブリング回路 (サンブリング手段) 100 CMOSトランジスタ(スイッチング素 20 アナログスイッチ (選択手段) 10 子) 2 1 nチャネルトランジスタ (第1スイッチ 選択回路(入替手段) 101 ング素子) 103 選択回路(入替手段) 22 . 23 nチャネルトランジスタ (第2スイッチ 111 電源切替回路 (接続手段) ング素子) SL: ... データ信号線 26 選択回路 (入替手段) GL, ... 走査信号線 3 1 CMOSトランジスタ (第1スイッチン Cı 液晶容量 (液晶素子) グ案子) サンプリング容量 (保持手段) 32 - 33 CMOSトランジスタ(第2スイッチン ホールド容量 (保持手段) Chois グ素子) Vcci · Vcc2 · VEE1 · VEE2 電源電圧 42 選択回路 (入替手段)


【図2】









【図3】





【図1】





【図11】





























【図16】




【図19】







【図21】




【図22】



【図23】





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

MAGE CUT OFF AT TOP, BOTTOM OR SIDES

EADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

This Page Blank (uspto)